どうも再利用可能なソレが IP という形にて云々できるらしい事が FPGA の原理と構成の 4 章の記載から知りましてとりあえず以下を確認してみます。
- Vivado Design Suite ユーザー ガイド IP を使用し た設計
- A Zynq Accelerator for Floating Point Matrix Multiplication Designed with Vivado HLS
とりあえずこれから外出するらしいので
このエントリをポインタ代わりに出先からドキュメント確認。